LCMXO1200C-4TN144C FPGA – programovatelné hradlové pole 1200 LUT 113 IO 1,8 / 2,5 / 3,3 V -4 Spd
♠ Popis produktu
| Atribut produktu | Hodnota atributu |
| Výrobce: | Mřížka |
| Kategorie produktů: | FPGA - Field Programmable Gate Array |
| RoHS: | Podrobnosti |
| Série: | LCMXO1200C |
| Počet logických prvků: | 1200 LE |
| Počet I/O: | 113 I/O |
| Napájecí napětí - Min: | 1,71 V |
| Napájecí napětí - Max: | 3,465 V |
| Minimální provozní teplota: | 0 C |
| Maximální provozní teplota: | + 85 C |
| Rychlost přenosu dat: | - |
| Počet vysílačů a přijímačů: | - |
| Styl montáže: | SMD/SMT |
| Balíček/pouzdro: | TQFP-144 |
| Obal: | Zásobník |
| Značka: | Mřížka |
| Distribuovaná RAM: | 6,4 kbit |
| Embedded Block RAM - EBR: | 9,2 kbit |
| Výška: | 1,4 mm |
| Délka: | 20 mm |
| Maximální provozní frekvence: | 550 MHz |
| Citlivé na vlhkost: | Ano |
| Počet bloků logického pole – LAB: | 150 LAB |
| Provozní napájecí proud: | 21 mA |
| Provozní napájecí napětí: | 1,8 V/2,5 V/3,3 V |
| Typ produktu: | FPGA - Field Programmable Gate Array |
| Tovární množství balení: | 60 |
| Podkategorie: | Programovatelné logické integrované obvody |
| Celková paměť: | 15,6 kbit |
| Šířka: | 20 mm |
| Jednotková hmotnost: | 1,319 g |
Nevolatilní, nekonečně rekonfigurovatelný
• Okamžité zapnutí – zapne se během mikrosekund
• Jeden čip, není potřeba žádná externí konfigurační paměť
• Vynikající zabezpečení designu, žádný bitový tok k zachycení
• Překonfigurujte logiku založenou na SRAM během milisekund
• SRAM a energeticky nezávislá paměť programovatelná přes port JTAG
• Podporuje programování energeticky nezávislé paměti na pozadí
Režim spánku
• Umožňuje až 100x snížení statického proudu
TransFR™ Reconfiguration (TFR)
• Aktualizace logiky v terénu za provozu systému
Vysoká I/O až Logic Density
• 256 až 2280 LUT4
• 73 až 271 I/O s rozsáhlými možnostmi balíčků
• Podporována migrace hustoty
• Balení bez obsahu olova/v souladu s RoHS
Vestavěná a distribuovaná paměť
• Až 27,6 Kbit sysMEM™ Embedded Block RAM
• Až 7,7 kbitů distribuované paměti RAM
• Vyhrazená řídicí logika FIFO
Flexibilní I/O vyrovnávací paměť
• Programovatelná vyrovnávací paměť sysIO™ podporuje širokou škálu rozhraní:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL
• Až dvě analogové PLL na zařízení
• Násobení hodin, dělení a fázový posun
Podpora na úrovni systému
• Boundary Scan standard IEEE 1149.1
• Palubní oscilátor
• Zařízení fungují s napájením 3,3 V, 2,5 V, 1,8 V nebo 1,2 V
• In-systémové programování v souladu s IEEE 1532
