TMS320VC5509AZAY Digitální signálové procesory a regulátory – DSP, DSC Digitální signálový procesor s pevným bodem 179-NFBGA -40 až 85
♠ Popis produktu
Atribut produktu | Hodnota atributu |
Výrobce: | Texas Instruments |
Kategorie produktu: | Digitální signálové procesory a regulátory - DSP, DSC |
RoHS: | Podrobnosti |
Produkt: | DSP |
Série: | TMS320VC5509A |
Styl montáže: | SMD/SMT |
Balení/Pouzdro: | NFBGA-179 |
Jádro: | C55x |
Počet jader: | 1 jádro |
Maximální taktovací frekvence: | 200 MHz |
Paměť instrukcí L1 cache: | - |
Datová paměť L1 cache: | - |
Velikost programové paměti: | 64 kB |
Velikost datové RAM: | 256 kB |
Provozní napájecí napětí: | 1,6 V |
Minimální provozní teplota: | - 40 °C |
Maximální provozní teplota: | +85 °C |
Obal: | Zásobník |
Značka: | Texas Instruments |
Typ instrukce: | Pevný bod |
Typ rozhraní: | I2C |
Citlivé na vlhkost: | Ano |
Typ produktu: | DSP - Digitální signálové procesory a kontroléry |
Množství v továrním balení: | 160 |
Podkategorie: | Vestavěné procesory a řadiče |
Napájecí napětí - Max.: | 1,65 V |
Napájecí napětí - Min: | 1,55 V |
Watchdog časovače: | Časovač hlídacího psa |
♠ Digitální signálový procesor s pevným bodem TMS320VC5509A
Digitální signálový procesor (DSP) s pevnou řádovou čárkou TMS320VC5509A je založen na procesorovém jádru CPU generace DSP TMS320C55x. Architektura DSP C55x™ dosahuje vysokého výkonu a nízké spotřeby energie díky zvýšenému paralelismu a celkovému zaměření na snížení ztrátového výkonu. CPU podporuje interní strukturu sběrnice, která se skládá z jedné programové sběrnice, tří sběrnic pro čtení dat, dvou sběrnic pro zápis dat a dalších sběrnic vyhrazených pro periferie a aktivitu DMA. Tyto sběrnice umožňují provádět až tři čtení dat a dva zápisy dat v jednom cyklu. Paralelně může řadič DMA provádět až dva přenosy dat za cyklus nezávisle na aktivitě CPU.
Procesor C55x nabízí dvě jednotky pro násobení a sčítání (MAC), z nichž každá je schopna násobit 17 bitů x 17 bitů v jednom cyklu. Centrální 40bitová aritmeticko-logická jednotka (ALU) je podporována další 16bitovou ALU. Použití ALU je řízeno sadou instrukcí, což umožňuje optimalizovat paralelní aktivitu a spotřebu energie. Tyto zdroje jsou spravovány v adresní jednotce (AU) a datové jednotce (DU) procesoru C55x.
Generace DSP C55x podporuje instrukční sadu s proměnnou šířkou bajtů pro lepší hustotu kódu. Instrukční jednotka (IU) provádí 32bitové načítání programu z interní nebo externí paměti a řadí instrukce do fronty pro programovou jednotku (PU). Programová jednotka dekóduje instrukce, směruje úlohy do zdrojů AU a DU a spravuje plně chráněný kanál. Prediktivní schopnost větvení zabraňuje proplachování kanálu při provádění podmíněných instrukcí.
Univerzální vstupní a výstupní funkce a 10bitový A/D převodník poskytují dostatek pinů pro stavové signály, přerušení a bitové I/O signály pro LCD displeje, klávesnice a mediální rozhraní. Paralelní rozhraní pracuje ve dvou režimech, buď jako podřízený mikrokontrolér s využitím portu HPI, nebo jako paralelní mediální rozhraní s využitím asynchronní EMIF. Sériová média jsou podporována prostřednictvím dvou periferií MultiMedia Card/Secure Digital (MMC/SD) a tří McBSP.
Sada periferií 5509A obsahuje rozhraní externí paměti (EMIF), které poskytuje bezlepkový přístup k asynchronním pamětím, jako jsou EPROM a SRAM, a také k vysokorychlostním pamětím s vysokou hustotou, jako je synchronní DRAM. Mezi další periferie patří univerzální sériová sběrnice (USB), hodiny reálného času, watchdog časovač, rozhraní I2C multi-master a slave. Tři plně duplexní vícekanálové bufferované sériové porty (McBSP) poskytují bezlepkové rozhraní k různým standardním sériovým zařízením a vícekanálovou komunikaci s až 128 samostatně aktivovanými kanály. Vylepšené rozhraní host-port (HPI) je 16bitové paralelní rozhraní, které poskytuje hostitelskému procesoru přístup k 32 kB interní paměti na 5509A. HPI lze konfigurovat v multiplexovaném nebo nemultiplexovaném režimu, aby poskytovalo bezlepkové rozhraní pro širokou škálu hostitelských procesorů. Řadič DMA zajišťuje pohyb dat pro šest nezávislých kontextů kanálů bez zásahu CPU, což poskytuje propustnost DMA až dvě 16bitová slova na cyklus. Součástí jsou také dva univerzální časovače, až osm vyhrazených univerzálních I/O pinů (GPIO) a generování digitálních hodin fázově závěsnou smyčkou (DPLL).
Model 5509A je podporován oceňovaným vývojovým prostředím eXpressDSP™, integrovaným vývojovým prostředím (IDE) Code Composer Studio™, DSP/BIOS™, standardem algoritmů od Texas Instruments a největší sítí třetích stran v oboru. IDE Code Composer Studio obsahuje nástroje pro generování kódu, včetně kompilátoru jazyka C a vizuálního linkeru, simulátoru, RTDX™, ovladačů emulačních zařízení XDS510™ a vyhodnocovacích modulů. Model 5509A je také podporován knihovnou C55x DSP, která obsahuje více než 50 základních softwarových jader (filtry FIR, filtry IIR, FFT a různé matematické funkce) a také knihovny pro podporu čipů a desek.
Jádro DSP procesoru TMS320C55x bylo vytvořeno s otevřenou architekturou, která umožňuje přidání aplikačně specifického hardwaru pro zvýšení výkonu u specifických algoritmů. Hardwarová rozšíření procesoru 5509A dosahují perfektní rovnováhy mezi výkonem pevných funkcí a programovatelnou flexibilitou a zároveň dosahují nízké spotřeby energie a nákladů, které byly tradičně na trhu videoprocesorů obtížně k dostání. Tato rozšíření umožňují procesoru 5509A poskytovat výjimečný výkon video kodeku s více než polovinou šířky pásma dostupné pro provádění dalších funkcí, jako je převod barevného prostoru, operace uživatelského rozhraní, zabezpečení, TCP/IP, rozpoznávání hlasu a převod textu na řeč. Výsledkem je, že jeden DSP procesor 5509A dokáže pohánět většinu přenosných digitálních video aplikací s rezervou pro zpracování dat. Další informace naleznete v příručce TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (číslo literatury SPRU098). Další informace o používání knihovny pro zpracování obrazu DSP naleznete v příručce Programmer's Reference pro knihovnu pro zpracování obrazu/videa TMS320C55x (číslo literatury SPRU037).
• Vysoce výkonný, nízkopříkonový digitální signálový procesor TMS320C55x™ s pevným bodem
− Doba cyklu instrukce 9,26, 6,95, 5 ns
− Taktovací frekvence 108, 144, 200 MHz
− Jedna/dvě instrukce provedené za cyklus
− Duální multiplikátory [až 400 milionů násobení a akumulací za sekundu (MMACS)]
− Dvě aritmetické/logické jednotky (ALU)
− Tři interní sběrnice pro čtení dat/operandů a dvě interní sběrnice pro zápis dat/operandů
• 128K x 16bitová integrovaná RAM, složená z:
− 64 kB paměti RAM s duálním přístupem (DARAM) 8 bloků po 4 kB × 16 bitech
− 192 kB paměti RAM s jedním přístupem (SARAM) 24 bloků po 4 kB × 16 bitů
• 64 kB bajtů paměti ROM s jedním čekacím stavem (32 kB × 16 bitů)
• 8M × 16bitová maximální adresovatelná externí paměťová kapacita (synchronní DRAM)
• 16bitová externí paralelní sběrnicová paměť s podporou:
− Rozhraní externí paměti (EMIF) s možnostmi GPIO a bezglukové rozhraní pro:
− Asynchronní statická RAM (SRAM)
− Asynchronní EPROM
− Synchronní DRAM (SDRAM)
− 16bitové paralelní vylepšené rozhraní hostitelského portu (EHPI) s funkcemi GPIO
• Programovatelné řízení šesti funkčních domén zařízení s nízkým příkonem
• Logika emulace založená na skenování na čipu
• Periferie na čipu
− Dva 20bitové časovače
− Hlídací časovač
− Šestikanálový řadič DMA (Direct Memory Access)
− Tři sériové porty podporující kombinaci:
− Až 3 vícekanálové sériové porty s vyrovnávací pamětí (McBSP)
− Až 2 rozhraní pro karty MultiMedia/Secure Digital
− Programovatelný generátor fázově synchronizovaných hodin
− Sedm (LQFP) nebo osm (BGA) univerzálních vstupně-výstupních (GPIO) pinů a jeden univerzální výstupní pin (XF)
− Podřízený port USB Full-Speed (12 Mbps) s podporou hromadných, přerušovaných a izochronních přenosů
− Rozhraní pro více masterů a podřízených jednotek s propojenými integrovanými obvody (I2C)
−Hodiny reálného času (RTC) s krystalovým vstupem, samostatnou hodinovou doménou, samostatným napájením
− 4kanálový (BGA) nebo 2kanálový (LQFP) 10bitový A/D převodník se sekvenční aproximací
• Logika hraničního skenování dle normy IEEE 1149.1† (JTAG)
• Balíčky:
− Nízkoprofilový čtyřplošný box se 144 svorkami (LQFP) (přípona PGE)
− 179-Terminal MicroStar BGA™ (kuličkové mřížkové pole) (přípona GHH)
− 179-svorková bezolovnatá MicroStar BGA™ (kuličkové mřížkové pole) (přípona ZHH)
• 1,2-V jádro (108 MHz), 2,7-V – 3,6-VI/O
• 1,35-V jádro (144 MHz), 2,7-V – 3,6-VI/O
• 1,6-V jádro (200 MHz), 2,7-V – 3,6-VI/O
• Hybridní, elektrický a hnací ústrojí (EV/HEV)
– Systém správy baterií (BMS)
– Palubní nabíječka
– Trakční měnič
– DC/DC měnič
– Startér/generátor