XC7A50T-2CSG324I FPGA – programovatelné hradlové pole XC7A50T-2CSG324I
♠ Popis produktu
| Atribut produktu | Hodnota atributu |
| Výrobce: | Xilinx |
| Kategorie produktu: | FPGA - programovatelné hradlové pole |
| Série: | XC7A50T |
| Počet logických prvků: | 52160 LE |
| Počet I/O: | 210 I/O |
| Napájecí napětí - Min: | 0,95 V |
| Napájecí napětí - Max.: | 1,05 V |
| Minimální provozní teplota: | - 40 °C |
| Maximální provozní teplota: | + 100 °C |
| Rychlost přenosu dat: | - |
| Počet transceiverů: | - |
| Styl montáže: | SMD/SMT |
| Balení / Pouzdro: | CSBGA-324 |
| Značka: | Xilinx |
| Distribuovaná RAM: | 600 kbit/s |
| Vestavěná bloková RAM - EBR: | 2700 kbit/s |
| Citlivé na vlhkost: | Ano |
| Počet bloků logického pole - LAB: | 4075 LAB |
| Provozní napájecí napětí: | 1 V |
| Typ produktu: | FPGA - programovatelné hradlové pole |
| Množství v továrním balení: | 1 |
| Podkategorie: | Programovatelné logické integrované obvody |
| Obchodní název: | Artix |
| Hmotnost jednotky: | 30 ml |
♠ FPGA řady Xilinx® 7 zahrnují čtyři rodiny FPGA, které splňují kompletní škálu systémových požadavků, od nízkých nákladů, malých rozměrů, cenově citlivých a velkoobjemových aplikací až po ultravysokou šířku pásma konektivity, logickou kapacitu a schopnosti zpracování signálu pro nejnáročnější vysoce výkonné aplikace
FPGA řady Xilinx® 7 zahrnují čtyři rodiny FPGA, které splňují kompletní škálu systémových požadavků, od nízkých nákladů, malých rozměrů, cenově citlivých a velkoobjemových aplikací až po ultravysokou šířku pásma konektivity, logickou kapacitu a schopnosti zpracování signálu pro nejnáročnější vysoce výkonné aplikace. FPGA řady 7 zahrnují:
• Řada Spartan®-7: Optimalizováno pro nízké náklady, nejnižší spotřebu energie a vysoký výkon I/O. K dispozici v levném, velmi malém provedení pro nejmenší rozměry na desce plošných spojů.
• Řada Artix®-7: Optimalizováno pro aplikace s nízkým příkonem vyžadující sériové transceivery a vysokou propustnost DSP a logiky. Nabízí nejnižší celkové náklady na materiál pro aplikace s vysokou propustností a citlivými náklady.
• Řada Kintex®-7: Optimalizována pro nejlepší poměr ceny a výkonu s dvojnásobným zlepšením ve srovnání s předchozí generací, což umožňuje vznik nové třídy FPGA.
• Řada Virtex®-7: Optimalizováno pro nejvyšší výkon a kapacitu systému s dvojnásobným zlepšením výkonu systému. Zařízení s nejvyššími možnostmi díky technologii vrstveného křemíkového propojení (SSI).
FPGA řady 7, postavené na nejmodernější, vysoce výkonné, nízkopříkonové (HPL) 28nm procesní technologii s metal gate (HKMG) s vysokým stupněm kmitočtu, umožňují bezkonkurenční zvýšení výkonu systému s šířkou pásma I/O 2,9 Tb/s, kapacitou 2 milionů logických buněk a DSP 5,3 TMAC/s, a zároveň spotřebovávají o 50 % méně energie než zařízení předchozí generace a nabízejí tak plně programovatelnou alternativu k ASSP a ASIC.
• Pokročilá vysoce výkonná logika FPGA založená na reálné technologii vyhledávací tabulky (LUT) se 6 vstupy, konfigurovatelná jako distribuovaná paměť.
• 36 Kb dvouportová bloková RAM s vestavěnou logikou FIFO pro ukládání dat do vyrovnávací paměti na čipu.
• Vysoce výkonná technologie SelectIO™ s podporou rozhraní DDR3 až 1 866 Mb/s.
• Vysokorychlostní sériové připojení s vestavěnými multigigabitovými transceivery od 600 Mb/s do maximálních rychlostí 6,6 Gb/s až 28,05 Gb/s, které nabízí speciální režim s nízkou spotřebou energie, optimalizovaný pro rozhraní mezi čipy.
• Uživatelsky konfigurovatelné analogové rozhraní (XADC) s duálními 12bitovými 1MSPS analogově-digitálními převodníky s integrovanými teplotními a napájecími senzory.
• DSP procesor s multiplikátorem 25 x 18, 48bitovým akumulátorem a předsčítačkou pro vysoce výkonnou filtraci, včetně optimalizované symetrické filtrace koeficientů.
• Výkonné bloky správy hodin (CMT), kombinující fázově synchronizovanou smyčku (PLL) a bloky správy hodin ve smíšeném režimu (MMCM) pro vysokou přesnost a nízké chvění.
• Rychlé nasazení integrovaných procesorů s procesorem MicroBlaze™.
• Integrovaný blok pro PCI Express® (PCIe), až pro x8 Gen3 Endpoint a Root Port.
• Široká škála možností konfigurace, včetně podpory komoditních pamětí, 256bitového AES šifrování s ověřováním HMAC/SHA-256 a vestavěné detekce a korekce SEU.
• Nízkonákladové, drátově propojené, holým diesem s flip-chipem a vysokou integritou signálu, které nabízí snadnou migraci mezi členy řady ve stejném pouzdře. Všechna pouzdra jsou k dispozici v bezolovnaté verzi a vybraná pouzdra v variantě s olovem.
• Navrženo pro vysoký výkon a nejnižší spotřebu energie s 28 nm, HKMG, HPL procesem, technologií napětí jádra 1,0 V a možností napětí jádra 0,9 V pro ještě nižší spotřebu.
